Flip-Flop , Counter , Register

Assalamualaikum Wr.Wb

Puji syukur tidak lupa selalu  kepada Allah yang maha pengasih lagi maha penyayang yang telah memberikan kepada kita semua nikmat sehat,panjang umur, serta yang utama ialah nikmat islam dan iman .

Pembaca yang terhormat , kini ane post lagi pembelajaran bagi para pelajar yang mengambil Jurusan Elektronika ataupun tertarik pada bidang ini . yang akan ane bawakan sekarang iyalah Materi MIKROPROSESOR tentang ‘FLIP-FLOP , COUNTER&REGISTER’ . selamat membaca .

JENIS-JENIS FLIP-FLOP

1. JK Flip-Flop ( Master Slave JK FF ).

     Flip-Flop yang satu ini mempunyai 3 inputan yaitu terdiri dari :

- J
- K
- dan Clock

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

dan di bawah ini terdapat gambar gerbang logika pada JK Flip-flop :
JK Flip-Flop biasanya terdapat pada IC 7473.

 

2. RS Flip - flop.

          RS FF ini adalah dasar dari semua Flip-flop yang memiliki 2 gerbang inputan / masukan yaitu R dan S.  R artinya "RESET" dan S artinya "SET".  Flip-flop yang satu ini mempunyai 2 keluaran / outputyaitu Q dan Q`.

Bila S diberi logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0 dan Q not = 1.

Berikut adalah Symbol dan Tabel kebenaran dari RS FF :

3. D FLIP - FLOP.

        D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan menggunakan Flip-flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan R, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan memberi keadaan yang berbeda pada input RS, dengan demikian hanya terdapat 2 keadaan "SET" dan "RESET"  S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi. Berikut adalah gambar dari symbol dan data sheet D Flip - flop.

4. CRS FLIP - FLOP.


      Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not. Berikut adalah gambar dari Symbol dan Tabel kebenaran dari RS Flip - flop.
 

5. T FLIP - FLOP

    T Flip-flop merupakan rangkaian flip-flop yang telah di buat  dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Berikut adalah gambar tabel kebenaran gerbang logika dan symbol dari T Flip - flop.

 

Counter Asinkron

1.       Pengertian Counter

Rangkaian Counter adalah rangkaian digital yang berfungsi untuk menghitung pulsa listrik. Rangkaian dasar dari counter adalah FF –T dan FF – JK.

Macam – macam counter ditinjau dari karakteristiknya:

1. Sinkron dan asinkron

2. Self stopping

3. Modulo counter

4. Up counter dan down counter

5. Ring counter

2. Counter asinkron

Pencacah asinkron yaitu pencacah yang disebut juga ripple trough counter atau serial counter karena masing – masing flip flop yang digunakan akan berguling (berubah kondisi dari 0 ke 1) atau sebaliknya. Secara berurutan atau langkah demi langkah hal ini disebabkan karena hanya flip flop yang paling ujung saja yang dikendalikan oleh sinyal clock. Sedangkan sinyal untuk flip flop yang lainya diambil dari masing – masing flip flop sebelumnya.

Rangkaian asinkron counter terbagi 3, yaitu:

1. Counter up asinkron

2. Counter down asinkron

3. Counter up/down asinkron

2.1. Counter up asinkron

Counter up asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai terendah ke nilai tertinggi dengan clock secara asinkron.

gambar skema rangkaian counter up asinkron

 

Tabel kebenaran rangkaian counter up asinkron

Clock	A4	A3	A2	A1
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1

Berdasarkan bentuk timing diagram di atas, output Q dari flip-flop 1 menjadi clock dari flip-flop 2, sedangkan output Q dari flip-flop 2 menjadi clock dari flip-flop 3 dan seterusnya. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1” (sifat toggle dari JK flip-flop).

2.2. Counter down asinkron

Counter down asinkron adalah rangkaian digital yang mencacah pulsa listrik dari nilai tertinggi ke nilai terendah dengan clock secara asinkron.

gambar skema rangkaian counter down asinkron

Tabel kebenaran rangkaian counter down asinkron

Clock	A4	A3	A2	A1
0	1	1	1	1
1	1	1	1	0
2	1	1	0	1
3	1	1	0	0
4	1	0	1	1
5	1	0	1	0
6	1	0	0	1
7	1	0	0	0
8	0	1	1	1
9	0	1	1	0
10	0	1	0	1
11	0	1	0	0
12	0	0	1	1
13	0	0	1	0
14	0	0	0	1
15	0	0	0	0

Berdasarkan bentuk timing diagram di atas, output Q-not dari flip-flop 1 menjadi clock dari flip-flop 2, sedangkan output Q-not dari flip-flop 2 menjadi clock dari flip-flop 3. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”0” (sifat toggle dari JK flip-flop).

2.3. Counter up/down asinkron

Counter up/down asinkron adalah rangkaian digital gabungan dari Up Counter dan Down Counter. Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada rangkaian Up/Down Counter ASinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-flop berikutnya. 

Operasi counter up asinkron
 

   Operasi counter down asinkron

Tabel kebenaran rangkaian counter up/down asinkron

Clock	A4	A3	A2	A1	Control
0	0	0	0	0	1
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	0	1	1	1	0
10	0	1	1	0	0
11	0	1	0	1	0
12	0	1	0	0	0
13	0	0	1	1	0
14	0	0	1	0	0
15	0	0	0	1	0

Register

Dalam elektronika digital seringkali diperlukan penyimpan data sementara sebelum

data diolah lebih lanjut. Elemen penyimpan dasar adalah flip-flop. Setiap flip-flop

menyimpan sebuah bit data. Sehingga untuk menyimpan data n-bit, diperlukan n buah

flip-flop yang disusun sedemikian rupa dalam bentuk register. Suatu memori register

menyimpan data 1001 .

1 0 0 1

Blok diagram register memori 4-bit

Data biner dapat dipindahkan secara seri atau parallel (lihat gambar 8.2)

B3 b2 b1 b0

(a)

(b) b0 = 1

b1 = 0

b2 = 1

b3 = 1

Gambar 8.2 Transfer data (a) mode seri , dan (b) mode paralel

Dalam metode seri, bit-bit dipindahkan secara berurutan satu per satu : b0, b1, b2,

dan seterusnya. Dalam mode paralel, bit-bit dipindahkan secara serempak sesuai dengan

cacah jalur paralel (empat jalur untuk empat bit) secara sinkron dengan sebuah pulsa

clock. Ada empat cara dimana register dapat digunakan untuk menyimpan dan

memindahkan data dari satu bagian ke bagian sistem yang lain :

1. Serial input paralel output ( SIPO )

2. Serial input serial output ( SISO )

3. Paralel input parallel output ( PIPO )

4. Paralel input serial output ( PISO )

ditunjukkan sebuah register memori 4 bit yang terdiri dari 4

buah D FF. Data input dimasukkan secara paralel pada terminal A, B, C, dan D. Data

pada input akan di transfer ke output setiap ada pulsa clock secara paralel juga. Karena

data input masuk secara paralel dan output juga secara paralel maka rangkaian di atas

disebut sebagai Paralel Input dan Paralel Output (PIPO).

Data yang disimpan pada rangkaian 8.3 tidak dapat digeser dari satu D FF ke D

FF yang lainnya. Jika output QA dihubungkan ke input B, data akan di geser dari kiri ke

kanan yang dikenal sebagai shift register, seperti ditunjukkan pada gambar 8.4.

Misalkan QA dan QB diset awal ke 0. Bit pertama dimasukkan ke input flip-flop

A, jika ada clock pertama, bit tersebut akan di transfer ke output QA. Bit pertama

sekarang telah tersambung ke input B, dan bit ke dua dari data input terhubung ke input

flip-flop A. Jika ada pulsa clock kedua, bit pertama berpindah ke output QB dan bit kedua berpindah ke output QA. Proses perpindahan data akan berlanjut sampai 4-bit.

Data dapat dibaca secara paralel dari QA, QB, QC, dan QD secara simultan, dikenal

sebagai Serial Input Serial Output (SISO).

Shift register juga dapat disusun dari SR FF atau JK FF, dengan penambahan fasilitas

Preset dan Clear. Rangkaian dapat digunakan untuk serial input maupun paralel input.

Sekian dari ane , kurang lebihnya ane minta maaf . mudah-mudahan posting ini dapat bermanfaat dan menambah wawasan pembaca sekalian , salam mekatronika J

Wassalamualaikum Wr.Wb